日本国特許庁 JAPAN PATENT OFFICE

06.07.2004

PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 7月11日

REC'D .1 9 AUG 2004

W1.-U

出願番号 Application Number:

特願2003-273325

[ST. 10/C]:

[JP2003-273325]


出 願 人
Applicant(s):

松下電器産業株式会社

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 8月 6日

) 1



best available copy

【書類名】 特許願 【整理番号】 2030250044 平成15年 7月11日 【提出日】 特許庁長官殿 【あて先】 H01L 29/72 【国際特許分類】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 齊藤 徹 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 川島 孝啓 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 【氏名】 井戸田 健 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 神澤 好彦 【氏名】 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 【氏名】 大西 照人 【特許出願人】 【識別番号】 000005821 【氏名又は名称】 松下電器産業株式会社 【代理人】 100097445 【識別番号】 【弁理士】 【氏名又は名称】 岩橋 文雄 【選任した代理人】 【識別番号】 100103355 【弁理士】 坂口 智康 【氏名又は名称】 【選任した代理人】 100109667 【識別番号】 【弁理士】 【氏名又は名称】 内藤 浩樹 【手数料の表示】 【予納台帳番号】 011305 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 【物件名】 明細書 1 図面 1 【物件名】 要約書 1 【物件名】

【包括委任状番号】

9809938





【書類名】特許請求の範囲

【請求項1】

真性ベース領域がシリコンのみからなる第1の層およびゲルマニウムを含む第2の層を順次堆積することにより形成されるバイポーラトランジスタにおいて、前記第1の層を形成する際に同時に形成された多結晶シリコン層をシリサイド化することにより外部ベースとして用いることを特徴とするバイポーラトランジスタ。

【請求項2】

真性ベース領域がシリコンのみからなる第1の層およびゲルマニウムを含む第2の層を順次堆積することにより形成されるバイポーラトランジスタの製造方法において、前記第1の層および第2の層を順次堆積する際に酸化膜上にシリコンからなる第1の多結晶層およびゲルマニウムを含む第2の多結晶層を同時に形成し、第2の多結晶層を選択的に除去した後シリサイド化することにより第1の多結晶層を外部ベース層として用いることを特徴とするバイポーラトランジスタの製造方法。

【請求項3】

真性ベース領域がシリコンのみからなる第1の層およびゲルマニウムを含む第2の層により構造され、外部ベース層が前記第1の層および第2の層を形成する際に同時に形成された多結晶層からなるバイポーラトランジスタにおいて、外部ベース領域に含まれるゲルマニウムの含有率が真性ベース領域に含まれるゲルマニウムの含有率よりも小さいことを特徴とするバイポーラトランジスタ。

【請求項4】

真性ベース領域がシリコンのみからなる第1の層およびゲルマニウムを含む第2の層により構造され、外部ベース層が前記第1の層および第2の層を形成する際に同時に形成された多結晶層からなるバイポーラトランジスタの製造方法において、前記第2の層を形成する際に、塩素を含む反応性ガスを同時に添加することにより、外部ベース領域に含まれるゲルマニウムの含有率が真性ベース領域に含まれるゲルマニウムの含有率よりも小さくなることを特徴とするバイポーラトランジスタの製造方法。



【発明の名称】ヘテロバイポーラトランジスタおよびその製造方法

【技術分野】

[0001]

本発明は、エピタキシャル成長によりベース層を形成したバイポーラトランジスタに関する。

【背景技術】

[0002]

近年、バイポーラトランジスタにおいて、エピタキシャル成長を用いてベース層にバンドギャップの異なる材料を導入することにより、デバイスの高速化を実現するヘテロバイポーラトランジスタの開発も盛んに行われている。SiGe、SiGeCなどのIV族半導体材料をベース層に用いるヘテロバイポーラトランジスタは、Si基板上にデバイス形成が可能であり、CMOS回路との集積による高機能化、大面積基板利用による低コスト化などの利点を有するため、高速デバイスとして有望視されている。

[0003]

従来技術によるSiGeへテロバイポーラトランジスタの代表的な作製例を図27に示す。以降SiGeをベースに用いたヘテロバイポーラトランジスタについて述べるが、SiGeCをベースに用いた場合においても、全く同様である。トランジスタの構造は大別して、ダブルポリシリコン構造およびシングルポリシリコン構造と呼ばれる2種類に分類される。

[0004]

図27(a)は、ダブルポリシリコン構造の代表的模式図である。素子分離101およびコレクタ領域102を形成したシリコン基板上に、外部ベース領域となるポリシリコン層103を予め形成する。その後に、真性ベース領域となるエピタキシャルSiGe層104を選択成長によりエピタキシャル成長する。しかしながら本方法は、真性ベース領域となるエピタキシャルSiGe層104と外部ベース領域となるポリシリコン層103との界面105での自然酸化膜の形成が避けられないことや界面105においてボイドが生成する可能性があるなどの要因により接触抵抗が増大する、バラツキが増加するという欠点を有する。また、プロセスが複雑化する、選択成長のプロセスウィンドウが狭いなどの点から量産には不向きである。

[0005]

図27(b)は、シングルポリシリコン構造の代表的模式図である。素子分離101およびコレクタ領域102を形成したシリコン基板上に、真性ベース領域となるエピタキシャルSiGe層106をエピタキシャル成長する。この時、非選択成長方法を用いて、素子分離101上には外部ベース領域となるポリSiGe層107を同時に形成する。このとき形成された外部ベース領域となるポリSiGe層107に直接シリサイド層108を形成する。本方法によれば、真性ベース領域となるエピタキシャルSiGe層106と外部ベース領域となるポリSiGe層107界面における自然酸化膜形成やボイド形成は生じないため接触抵抗の低減が可能である。また、プロセスが簡略であり、選択成長と比較して非選択成長のプロセスウィンドウが広いことから量産に適しているといえる。

【特許文献1】国際公開W〇01/88994号パンフレット

【非特許文献 1】IEEE Electron Device Letters vol.23 No.8 (2002) p464-466

【非特許文献 2】 2002 Symposium on VLSI Technology Digest 10-4


【非特許文献 3】 IEEE Electron Device Letters Vol.23 (2002) P.258-260

【発明の開示】

【発明が解決しようとする課題】

[0006]

非選択成長を用いて作製したシングルポリシリコン構造へテロバイポーラトランジスタにおいては、真性ベース領域となるエピタキシャルSiGe層106と外部ベース領域となるポリSiGe層107が同時に形成されるため、真性ベース領域の組成プロファイルがそのまま外部ベース領域の組成プロファイルとなる。図28は、一般的に用いられているSiGeバイポーラトランジスタのエピタキシャル成長ベース構造の積層構造を模式的に表している。図29



[0007]

Si基板側から順に、Siバッファ層109、ノンドープSiGeスペーサ層110、BドープSiGe傾斜ベース層111、Siキャップ層112が積層される。109-112をまとめて「真性ベース領域」といい、図27(b)の106がこれに相当する。このような構造は、デバイス特性を向上させるため真性ベース領域のプロファイルとして採用されており、例えばSiGe傾斜ベース層111の採用によりベース層内部電界を誘起し、電子を加速することにより高速化が図られる。

[0008]

バイポーラトランジスタ動作をさらに高速化するためには、真性ベース領域の膜厚を薄膜化しベース走行時間を短縮することが有効であり、真性ベース領域の薄膜化が盛んに検討されている。非選択成長を用いたシングルポリシリコン構造の場合、前述したようにエピタキシャルにより成長した真性ベース領域のGeプロファイルがそのままポリSiGeからなる外部ベース領域のGeプロファイルに反映される。従って外部ベース領域は真性ベース領域とほぼ同様に、Si基板側から順に、Siバッファ層113、ノンドープSiGeスペーサ層114、BドープSiGe傾斜ベース層115、Siキャップ層116が積層される。113-116をまとめて「外部ベース領域」といい、図27(b)の107がこれに相当する。しかしながら、真性ベース領域で最適化されたプロファイルが必ずしも外部ベース領域のプロファイルとして最適化される訳ではなく、以下に述べる課題が生じる。

[0009]

図30は、真性ベース領域のSiキャップ層112の膜厚に対する、ベース抵抗117およびfmax 118の変化を示したものである。ベース抵抗117およびfmax118の値はSiキャップ 1 1 2 の 膜厚が30nmであるときの値で規格化している。デバイスの高速化を目的としてSiキャップ 層112および116の膜厚を薄くするに従って、ベース抵抗117が増大しfmax118が減少することがわかる。

[0010]

この原因は、外部ベース領域におけるSiキャップ層116が薄膜化されたことにより、外部ベース領域のシリサイド化工程においてGe原子がシリサイド層形成を阻害し、シリサイド層を高抵抗化させていると考えられる。この現象は特にCoを用いたシリサイド形成において顕著に表れるとの報告が、非特許文献1に記載されている。外部ベース領域におけるSiキャップ層116が薄膜化するに従って外部ベース領域の表面近傍のGe濃度が増加し、シリサイド形成が阻害され、高抵抗化したものと考えられる。

[0011]

RimらはSiGeを用いたMOSFETにおいても同様にGeによるシリサイド高抵抗化が生じ、以下の対策をおこなっていることが、非特許文献2に記載されている。この報告によれば、対策としてシリサイド形成直前のSiGe層の上にraised source/drain(RSD)と呼ばれるSi層を選択成長することにより低抵抗化できると述べている。

[0012]

また、Jagannathanらはシングルポリシリコン構造を用いたSiGeへテロバイポーラトランジスタの作製において、真性ベース領域となるエピタキシャルSiGe層と外部ベース領域となるポリSiGe層を同時形成した後、真性ベース領域をマスクした後、外部ベース領域となるポリSiGe層上に"raised extrinsic base"と呼ばれる層を選択成長により成長していることを、非特許文献3に開示している。本報告においては、シリサイド抵抗に関しては明言されていないが、Geによるシリサイド工程の阻害を抑制していると推測できる。しかしながら、これらの対策方法はいずれも従来プロセスに新たに選択成長という複雑な工程を追加する必要があり、工程の複雑化やコストの増大を招くという課題が生じる。

[0013]

本発明は、シングルポリシリコン構造を用いたヘテロバイポーラトランジスタに関し、 工程を複雑化することなく、Geによるシリサイド抵抗の増加を抑制しようとすることを目 的とする。

【課題を解決するための手段】

[0014]

上記課題を解決するため、本発明の第1の発明においては、以下に述べる手段を用いる。非選択成長を用いたシングルポリシリコンSiGeへテロバイポーラトランジスタ作製工程において、シリサイド層を形成する直前にウェットエッチングを用いて、ポリSiGe層のみを選択的に除去し、Siバッファ層のみを外部ベース領域として用いる。この結果、Siバッファ層に直接シリサイド層が形成され、Geによる阻害なく低抵抗のシリサイド層が形成される。上記ウェットエッチングのエッチング液としては、 HNO_3 、 H_2O 、HFの混合液が望ましい。混合比としては、 HNO_3 : H_2O : HF=4O: 2O: 5が最も望ましい。

[0015]

上記課題を解決するため、本発明の第2の発明においては、以下に述べる手段を用いる。シングルポリシリコンSiGeへテロバイポーラトランジスタ作製工程において、SiGeベース層形成時に、Siバッファ層およびSiFャップ層などGeを含まない層の成長には非選択成長条件、SiGeスペーサ層およびSiGe傾斜ベース層などのGeを含む層の成長には選択成長条件、あるいは、ポリ層の成長速度がエピ層の成長速度よりも十分小さい条件を用いる。この結果、外部ベース領域内のGe含有量が 0、もしくは真性ベース領域のGe含有量よりも著しく小さい外部ベース領域が形成され、Geによる阻害なく低抵抗のシリサイド層が形成される。上記Siバッファ層およびSiFャップ層などGeを含まない層の成長にはSiH4、Si2H6、GeH4など原料ガスのみを用い、SiGeスペーサ層およびSiGe傾斜ベース層などのGeを含む層の成長には原料ガスとともにHC1、C12、SiH2C12などのエッチング性の性質を有するガスを添加することが望ましい。

【発明の効果】

[0016]

以上説明したように、本発明のバイポーラトランジスタによれば、ベース抵抗の低減を おこなうことができ、トランジスタの高性能化を実現できるという効果がある。

【発明を実施するための最良の形態】

[0017]

(実施例1)

[0018]

次に、図4に示すように素子分離として、シリコン酸化膜が埋め込まれたシャロートレンチ4と、アンドープポリシリコン膜6およびこれを取り囲むシリコン酸化膜7により構成されるディープトレンチ5とを形成する。各トレンチ4、5の深さは、それぞれ約0.3 μ m、約2 μ m である。

[0019]

[0020]

次に、図6に示すように約50nmのシリコン酸化膜9を減圧CVD法で堆積させ、続いて約100nmのポリシリコン膜10を減圧CVD法で堆積させる。

[0021]

次に、図7に示すようにフォトリソグラフィーを用いてHBT形成領域を開口したレジストをマスクにポリシリコン膜10をエッチングした後、コレクタのリンプロファイルを形成するためにPを注入する。これにより、Si単結晶層3内に所望のPプロファイルが形成できる。続いてポリシリコン膜10をエッチングした領域で露出している前記酸化膜

9をフッ酸により除去し、HBT形成領域のN型Si表面を露出させる。

[0022]

次に、図8に示すように化学的気相成長法により約100nmの真性ベース領域となるエピタキシャルSiGe層11および外部ベース領域となるポリSiGe層12を同時に堆積する。この時、真性ベース領域となるエピタキシャルSiGe層11および外部ベース領域となるポリSiGe層12には成長中にボロンが導入されてP型になっている。

[0023]

この図では、簡略化のために真性ベース領域となるエピタキシャルSiGe層 1 1 および外部ベース領域となるポリSiGe層 1 2 をそれぞれ一層構造として表示しているが、実際は、図 2 8 に示したように、真性ベース領域となるエピタキシャルSiGe層 1 1 はSiバッファ層 1 0 9、ノンドープSiGeスペーサ層 1 1 0、BドープSiGe傾斜ベース層 1 1 1、Siキャップ層 1 1 2 から構成され、外部ベース領域となるポリSiGe層 1 2 はSiバッファ層 1 1 3、ノンドープSiGeスペーサ層 1 1 4、BドープSiGe傾斜ベース層 1 1 5、Siキャップ層 1 1 6 から構成されている。また、シャロートレンチ 4 の直上の 5 i 6 e 層は多結晶(すなわち、ポリ 6 i 6 e 層 1 2)となり、1 S i 1 e 層 1 2)となり、1 S i 1 e 層 1 2 は 1 をなる。

[0024]

次に、膜厚が約30nmの酸化膜13および膜厚が約50nmのポリシリコン14を連続して減圧CVD法により堆積した後、フォトリソグラフィーを用いてHBTのエミッタ領域を開口したレジストをマスクに前記ポリシリコン膜14をドライエッチング技術によりエッチングする。そして、開口部内の酸化膜13をウェットエッチングにより除去する(図9)。

[0025]

次に、膜厚が300nm程度で濃度が1~5×10²⁰cm⁻³程度のN⁺ポリシリコン15を減圧CVD法により堆積する。続いて、フォトリソグラフィーにより所定の領域を開口したレジストをマスクにしてポリシリコン膜15を異方性エッチングすることによりエミッタ電極16を形成し、続いて酸化膜13をウェットエッチングする(図10)。次に外部ベース領域の抵抗を低減するため注入角度0°でBの追加注入を行う。

[0026]

次に、図11に示すように、フォトリソグラフィーにより所定の領域を開口したレジストをマスクにして前記外部ベース領域となるポリSiGe層12をパターニングしてエッチングし、HBTの外部ベース電極17を形成する。

[0027]


次に、図12に示すように、厚さが約30~100nm程度の酸化膜を減圧CVD法により堆積した後、温度が900℃程度、時間が10~15秒程度の熱処理をおこなう。続いて、この酸化膜を異方性エッチングしHBTのエミッタ電極16の側壁にサイドウォール18を形成する。この時、HBTのエミッタ電極16の表面、外部ベース電極17の表面、N*コレクタ引出し層8の表面は、シリコン表面が露出している状態である。

[0028]

次の工程が、従来方法と異なる本発明の主要な内容であるので図13および図14を用いて詳しく説明する。この段階までで外部ベース領域となるポリSiGe層 1 2 の表面は露出し、真性ベース領域となるエピタキシャルSiGe層 1 1 表面はエミッタ電極 1 6 によって被覆されている。図 1 3 および 1 4 では、外部ベース領域となるポリSiGe層 1 2 をSi基板側から順に、Siバッファ層 1 1 3、ノンドープSiGeスペーサ層 1 1 4、BドープSiGe傾斜ベース層 1 1 5、Siキャップ層 1 1 6、真性ベース領域となるエピタキシャルSiGe層 1 1 を、Si基板側から順に、Siバッファ層 1 0 9、ノンドープSiGeスペーサ層 1 1 0、BドープSiGe 傾斜ベース層 1 1 1、Siキャップ層 1 1 2 に分けて表示している。

[0029]

この状態で、 $HNO_3: H_20: HF=40: 20: 5$ 溶液を用いてウェットエッチングをおこなった。このエッチング液によるSiおよびSiGe(Ge組成30%)のエッチング速度はそれぞれ1.8nm/min



[0030]

次に、Coをスパッタリングし、アニールをした後に、Co未反応層を除去し、続いて アニールを実施することによりCoシリサイド層19を形成する。これ以降は標準的な多 層配線工程プロセスで作成していく(図15)。続いて、層間絶縁膜20を堆積した後に、 前記層間絶縁膜20を貫通してHBTのエミッタポリシリコン電極16、外部ベース電極 17、N⁺コレクタ引出し層 8上の各前記Coシリサイド層 21に到達する接続孔を形成 する。そして、各接続孔内にW膜を埋め込んでWプラグ19を形成した後に、アルミニウ ム合金膜をスパッタリングし、所定の領域を開口したレジストをマスクにしてパターニン グし、各Wプラグ21に接続され、層間絶縁膜20の上に延びる金属配線22を形成しH BTデバイスが形成される。

[0031]

本実施例においては、Coシリサイド層はGeを含まないSiバッファ層113に直接形成され る。したがって従来技術において課題であった、Geによるシリサイド形成の阻害により発 生するベース抵抗の増大は全く生じないことが確認された。

[0032]

(実施例2)

以下、図面を参照しながら、本発明の第2の発明の実施例について説明する。まず、図 2に本実例により作製したバイポーラトランジスタの断面構造を示す。以下図16から図26 までを用いて本トランジスタの作製方法を述べる。

[0033]

図16から図20までに示したSiGeエピ前までの工程は、実施例1で図3から図7までを用い て説明した内容と全く同じであるので詳細な説明は省略する。SiGeエピ成長方法が従来方 法と異なる本発明の主要な内容であるので図21を用いて詳しく説明する。本実施例におい て、Si単結晶層3の上にSiバッファ層109を成長するが、この時は非選択成長条件で成 長を行う。具体的には減圧化学的気相成長法(LPCVD)によりSiH4ガスを用いて650℃で成 長をおこなった。成長圧力は80Torrとした。

[0034]


このとき真性ベース領域におけるSiバッファ層109と同時にシリコン酸化膜が埋め込ま れたシャロートレンチ4上にはポリシリコンからなる外部ベース領域におけるSiバッファ 層113が形成される。

[0035]

引き続きエピタキシャル成長により形成されたノンドープSiGeスペーサ層110、Bド ープSiGe傾斜ベース層111、を成長するが、この時はいわゆる選択成長条件を用いて成 長をおこなった。原料ガスにはSiH2Cl2、GeH4およびHClを用い、成長温度750℃、成長圧 力20Torrでの成長を行った。この条件であれば、エピタキシャル成長により形成された単 結晶Siバッファ層109上には単結晶SiGe層が速やかに成長するが、多結晶シリコ ンからなるSiバッファ層113にはSiGe層が成長しにくい。そのため、外部ベース 領域におけるSiバッファ113の上にもノンドープSiGeスペーサ層114、BドープSiGe傾斜 ベース層115が成長するが、外部ベース領域におけるノンドープSiGeスペーサ層114 、BドープSiGe傾斜ベース層115の成長膜厚は、塩素系ガスを用いた選択成長により真 性ベース領域におけるノンドープSiGeスペーサ層110、BドープSiGe傾斜ベース層11 1の約1/10程度となった。

[0036]

引き続きSiキャップ層112の成長をおこなうが、この時は再び非選択成長条件すなわちS



[0037]

本実施例においては、Coシリサイド層はGeの含有量が極めて小さい外部ベース層に直接 形成される。したがって従来技術において課題であった、Geによるシリサイド形成の阻害 により発生するベース抵抗の増大は生じないことが確認された。

【産業上の利用可能性】

[0038]

本発明のバイポーラトランジスタおよびその製造方法は、ベース抵抗の低減をおこなうことができ、トランジスタの高性能化を実現できるという効果を有しており、このバイポーラトランジスタは、一例として情報処理端末(据置型、卓上型および携帯型を問わない)に内蔵される。

【図面の簡単な説明】

[0039]

- 【図1】本発明の第1の実施例によるバイポーラトランジスタ断面図
- 【図2】本発明の第2の実施例によるバイポーラトランジスタ断面図
- 【図3】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図4】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図5】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図 6 】本発明の第 1 の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図7】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図8】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図9】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程 断面図
- 【図10】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図11】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図12】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図13】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図14】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図15】本発明の第1の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図16】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図17】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図


- 【図18】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図19】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図20】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図21】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図22】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図23】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図24】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工程断面図
- 【図25】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
- 【図26】本発明の第2の実施例によるバイポーラトランジスタの製造方法を示す工 程断面図
 - 【図27】従来技術によるバイポーラトランジスタ断面図
 - 【図28】従来技術によるバイポーラトランジスタのベース構造模式図
- 【図29】従来技術によるバイポーラトランジスタのベース構造Geプロファイルの 説明図
- 【図30】従来技術によるバイポーラトランジスタのベース抵抗および f m a x の S i キャップ膜厚依存性説明図


【符号の説明】


[0040]

- 1…P型Si基板
- 2…サブコレクタ
- 3 …Si 単結晶層
- 4…シャロートレンチ
- 5…ディープトレンチ
- 6 …アンドープポリシリコン膜
- 7…シリコン酸化膜
- 8…N+コレクタ引出し層
- 9…酸化膜
- 10…ポリシリコン膜
- 11…エピタキシャルSiGe層
- 12…ポリSiGe層
- 13…酸化膜
- 14…ポリシリコン膜
- 15…N⁺ポリシリコン
- 16…エミッタ電極
- 17…外部ベース電極
- 18…サイドウォール
- 19…Сοシリサイド層
- 20…層間絶縁膜
- 21…Wプラグ
- 2 2 … 金属配線
- 101・・・素子分離
- 102・・・コレクタ領域


- 103・・・ポリシリコン層
- 104・・・エピタキシャルSiGe層
- 105・・・界面
- 106・・・エピタキシャルSiGe層
- 107・・・ポリSiGe層
- 108・・・シリサイド層
- 109···Siバッファ層
- 110・・・SiGeスペーサ層
- 111・・・SiGe傾斜ベース層
- 112・・・Siキャップ層
- 113···Siバッファ層
- 114···SiGeスペーサ層
- 1 1 5 · · · SiGe傾斜ベース層
- 116···Siキャップ層
- 117・・・ベース抵抗
- 1 1 8 · · · fmax








【図3】







【図4】








【図5】










































【図16】












































【図25】









【図27】



















【課題】 SiGeエピタキシャル成長ベース層を有するシングルポリシリコン型のバイポーラトランジスタにおいて、外部ベース領域となるポリSiGe層のGeによりシリサイド形成が阻害され、ベース抵抗の増大を招く。

【解決手段】 ウェットエッチングにより外部ベース領域のSiGe層114・115を選択的に除去する、またはSiGe層成長時に外部ベース領域のSiGe層の堆積を抑制することにより、ポリ外部ベース膜内のGe含有量を低減し、ベース抵抗増大を回避する。

【選択図】 図13

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
MAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
D OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.